אבולוציה טכנית: השוואת PCIe 5.0/6.0/7.0 - מאיטרציה של ארכיטקטורה ועד אמת מידה חדשה עבור חיבורי AI Computing.

עם הפופולריות המהירה של מודלים גדולים של AI, מחשוב בעל ביצועים גבוהים ומרכזי נתונים בקנה מידה גדול במיוחד, חיבור קלט/פלט מהיר הפך לצוואר הבקבוק המרכזי של תשתית מחשוב. כסטנדרט אוניברסלי לאוטובוסים מהירים, PCIe התפתח לאורך דורות מרובים. המעבר מ-PCIe 5.0 ל-6.0 משיג שחזור ארכיטקטורה בסיסית, ו-PCIe 7.0 נע לעבר הגדלת מהירות פיזית. שלושת הדורות הללו אינם הכפלות תעריפים פשוטות, אלא הבדלים מקיפים במפת הדרכים הטכנית, במנגנון האותות ובתרחישי היישום. בהתבסס על מפרטים רשמיים ושיטות הנדסיות, מאמר זה מנתח לעומק את ההבדלים המרכזיים של שלושת הדורות של PCIe, ומספק התייחסות סמכותית לבחירת פתרונות חיבור מהירים.

מפרט ליבה של שלושה דורות

קושי עיצובי

PCIe 5.0 הוא הגמר האחרון של קידוד ה-NRZ המסורתי, והוא פתרון החיבור הסטנדרטי עבור שרתי AI נוכחיים, אחסון מתקדם וכרטיסי רשת של 400G. הוא יורש את השידור הדו-מפלסי של PCIe 3.0/4.0, משדר ביט אחד לכל מחזור אות. דיאגרמת עין האות מלאה עם יכולת אנטי-הפרעות חזקה. גובה העין של 15 mV ורוחב העין של 9.375 ps שומרים על שולי חומרה מספקים. תקציב אובדן ערוצים של 36 dB יכול להתאים לשידור PCB ולוח אחורי קונבנציונלי, וניתן לפרוס אותו ביציבות ללא ריטיימרים מורכבים.

בשכבת הפרוטוקול, קידוד 128b/130b מאומץ ללא FEC. שיעור שגיאות סיביות נמוך במיוחד מושג על ידי איכות אות מקורית, עם חביון נמוך ותאימות חזקה. שוויון דורש רק DFE 3-ברז ו-CTLE בסיסי, עם סף עיצוב מתון ועלות ניתנת לשליטה. זהו הפתרון הטוב ביותר המאזן בין ביצועים, יציבות ועלות פריסה, המכסה תרחישים מלאים מספינת הדגל לצרכן ועד למחשוב ברמת הארגון.

PCIe 6.0: מהפכה ארכיטקטונית, פרשת המים של AI-Era High Speed ​​Interconnect

אם הדורות הקודמים היו איטרטיביים תחת אותה ארכיטקטורה, PCIe 6.0 הוא שחזור מקיף משכבה פיזית לשכבת פרוטוקול, הנחשבת כתקלה הטכנולוגית הגדולה ביותר בעשור האחרון, והגבול בין חיבור הדדי מסורתי לחיבור בין עידן הבינה המלאכותית.

חדשנות בשכבה פיזית: NRZ → PAM4

בהנחה של תדר 16 גיגה-הרץ ללא שינוי, אפנון ארבע רמות PAM4 מממש 2 ביטים למחזור, ומכפיל את הקצב ל-64 GT/s. העלות מופחתת מאוד בשולי האות: גובה העין העליונה רק 6 mV, רוחב העין 3.125 ps, תקציב אובדן ערוץ הוחזק ל-32 dB, מה שמציב דרישות מחמירות לחומרי PCB, בקרת עכבה, מחברים וסיכוך.

שחזור פרוטוקול ותיקון שגיאות

הוא נוטש מנות משתנות מסורתיות ומאמץ מסגרות Flit קבועות של 256 בתים כדי לממש קידוד ללא הפסדים של 1b/1b, ביטול תקורה של קידוד והפחתת ריצוד השהיה. FEC קל משקל מתווסף ליציבות הקישור החלפה עם השהיה קטן, המהווה פשרה הכרחית לתיבת הילוכים מהירה.

שדרוג מקיף של מערכת השוויון

CTLE משודרג ל-6 קוטבים/3-אפס, ברזי DFE עולים מ-3 ל-16. רטיימרים בעלי ביצועים גבוהים, חומרים בהפסד נמוך וחיווט מדויק הופכים נחוצים, מה שמגדיל משמעותית את ספי העיצוב והעלות, שנבנו במיוחד עבור חיבורי גומלין של 800G ואשכולות GPU בקנה מידה גדול.

PCIe 7.0: ארכיטקטורה ללא שינוי, מהירות קיצונית עבור מחשוב-על עתידי

PCIe 7.0 יורש במלואו את הארכיטקטורה הבוגרת של 6.0 ללא שחזור בסיסי. שדרוג הליבה הוא הכפלת תדר Nyquist ל-32 GHz. בשילוב עם PAM4, הוא משיג קצב 128 GT/s ו-x16 דו-כיווני 512 GB/s רוחב פס קיצוני, מכוון ל-1.6T Ethernet, אשכולות דגמים גדולים של AI, מחשוב קוונטי ומחשוב-על עולמי.

מרווח האותות מצטמצם עוד יותר, ותקציב אובדן הערוץ מתקרב לגבול הפיזי של כבלי נחושת. מרחק שידור נחושת מוגבל בהחלט. הפריסה בקנה מידה גדול בעתיד תסתמך בהכרח על אופטיקה ארוזה משותפת וחיבור בין סיבים אופטיים כדי להיפטר ממגבלת השידור של אמצעי נחושת מסורתיים. במקביל, 7.0 משדרג את ה-FEC ​​והצפנת אבטחת הקישור המשופרת המבוססת על 6.0, תוך התחשבות באבטחת נתונים ואמינות קישורים תחת רוחב פס גבוה במיוחד, והופך לצורה האולטימטיבית של אבולוציה ארוכת טווח של מרכזי נתונים.

סיכום מפת הדרכים הטכנולוגית

· PCIe 3.0 → 4.0 → 5.0: שדרוג מצטבר עם ארכיטקטורה עקבית, NRZ + מנות מסורתיות + ללא FEC, תאימות גבוהה ופריסה קלה.

· PCIe 5.0 → 6.0: חתרנות בין-דורית, NRZ ל-PAM4, מנות משתנות ל-Flit, ללא FEC ל-FEC, גבול המפתח של חיבור בין AI במהירות גבוהה.

· PCIe 6.0 → 7.0: חפירה קיצונית תחת אותה ארכיטקטורה, הכפלת תדרים, מכסת רוחב פס, לקראת אינטגרציה אופטית-אלקטרונית.

מַסְקָנָה

עבור משתמשי התעשייה, בחר PCIe 5.0 לפריסה נוכחית כדי להבטיח יציבות ובקרת עלויות; פריסת PCIe 6.0 עבור אשכולות 800G/GPU מהדור הבא; ו-PCIe 7.0 קדם-מחקר עבור מחשוב ברמה העליונה לטווח ארוך. הכרה בהבדלים המהותיים של שלושת הדורות יכולה לאזן בין ביצועים, עלות והתפתחות ארוכת טווח בשדרוגים של חיבורים מהירים, ולבנות בסיס מהיר לתשתית AI ותשתיות מרכזי נתונים.