Τεχνική εξέλιξη: Σύγκριση PCIe 5.0/6.0/7.0 – Από την επανάληψη αρχιτεκτονικής σε νέο σημείο αναφοράς για τη διασύνδεση υπολογιστών AI.

Με την ταχεία διάδοση των μεγάλων μοντέλων τεχνητής νοημοσύνης, των υπολογιστών υψηλής απόδοσης και των κέντρων δεδομένων εξαιρετικά μεγάλης κλίμακας, η διασύνδεση I/O υψηλής ταχύτητας έχει γίνει το βασικό σημείο συμφόρησης της υπολογιστικής υποδομής. Ως καθολικό πρότυπο διαύλου υψηλής ταχύτητας, το PCIe έχει εξελιχθεί σε πολλές γενιές. Η μετάβαση από το PCIe 5.0 στο 6.0 επιτυγχάνει την ανακατασκευή της υποκείμενης αρχιτεκτονικής και το PCIe 7.0 κινείται προς την αύξηση της φυσικής οριακής ταχύτητας. Αυτές οι τρεις γενιές δεν είναι απλοί διπλασιασμοί ρυθμών, αλλά ολοκληρωμένες διαφοροποιήσεις στον τεχνικό οδικό χάρτη, τον μηχανισμό σήματος και τα σενάρια εφαρμογής. Με βάση τις επίσημες προδιαγραφές και τις πρακτικές μηχανικής, αυτό το άρθρο αναλύει σε βάθος τις βασικές διαφορές των τριών γενεών PCIe, παρέχοντας μια έγκυρη αναφορά για την επιλογή λύσεων διασύνδεσης υψηλής ταχύτητας.

Βασικές προδιαγραφές τριών γενεών

Δυσκολία Σχεδιασμού

Το PCIe 5.0 είναι το τελικό φινάλε της παραδοσιακής κωδικοποίησης NRZ και είναι η τυπική λύση διασύνδεσης για τρέχοντες διακομιστές τεχνητής νοημοσύνης, αποθήκευση υψηλής τεχνολογίας και κάρτες δικτύου 400G. Κληρονομεί τη μετάδοση δύο επιπέδων του PCIe 3.0/4.0, μεταδίδοντας 1 bit ανά κύκλο σήματος. Το διάγραμμα ματιών σήματος είναι πλήρες με ισχυρή ικανότητα κατά των παρεμβολών. Το ύψος ματιού 15 mV και το πλάτος ματιού 9,375 ps διατηρούν επαρκές περιθώριο υλικού. Ο προϋπολογισμός απώλειας καναλιού 36 dB μπορεί να προσαρμοστεί στη συμβατική μετάδοση PCB και backplane και μπορεί να αναπτυχθεί σταθερά χωρίς πολύπλοκους επαναληπτικούς χρονοδιακόπτες.

Στο επίπεδο πρωτοκόλλου, η κωδικοποίηση 128b/130b υιοθετείται χωρίς FEC. Το εξαιρετικά χαμηλό ποσοστό σφάλματος bit επιτυγχάνεται με την ποιότητα του εγγενούς σήματος, με χαμηλή καθυστέρηση και ισχυρή συμβατότητα. Η εξίσωση απαιτεί μόνο DFE 3 πατημάτων και βασικό CTLE, με μέτριο όριο σχεδίασης και ελεγχόμενο κόστος. Είναι η καλύτερη λύση που εξισορροπεί την απόδοση, τη σταθερότητα και το κόστος εγκατάστασης, καλύπτοντας πλήρη σενάρια από την κορυφαία καταναλωτική έως την πληροφορική σε επίπεδο επιχείρησης.

PCIe 6.0: Architectural Revolution, Watershed of AI-Era High-Speed ​​Interconnect

Εάν οι προηγούμενες γενιές ήταν επαναλαμβανόμενες με την ίδια αρχιτεκτονική, το PCIe 6.0 είναι μια ολοκληρωμένη ανακατασκευή από φυσικό επίπεδο σε επίπεδο πρωτοκόλλου, που θεωρείται ως το μεγαλύτερο τεχνολογικό σφάλμα της τελευταίας δεκαετίας και το όριο μεταξύ της παραδοσιακής διασύνδεσης και της διασύνδεσης της εποχής AI.

Καινοτομία στο φυσικό στρώμα: NRZ → PAM4

Με την προϋπόθεση της αμετάβλητης συχνότητας 16 GHz, η διαμόρφωση τεσσάρων επιπέδων PAM4 πραγματοποιεί 2 bit ανά κύκλο, διπλασιάζοντας τον ρυθμό στα 64 GT/s. Το κόστος είναι σημαντικά μειωμένο περιθώριο σήματος: ύψος άνω ματιού μόνο 6 mV, πλάτος ματιού 3.125 ps, προϋπολογισμός απώλειας καναλιού μειώθηκε στα 32 dB, θέτοντας αυστηρές απαιτήσεις σε υλικά PCB, έλεγχο σύνθετης αντίστασης, συνδέσμους και θωράκιση.

Ανακατασκευή πρωτοκόλλου και διόρθωσης σφαλμάτων

Εγκαταλείπει τα παραδοσιακά μεταβλητά πακέτα και υιοθετεί σταθερά πλαίσια Flit 256 byte για να πραγματοποιήσει κωδικοποίηση χωρίς απώλειες 1b/1b, εξαλείφοντας την επιβάρυνση της κωδικοποίησης και μειώνοντας το jitter καθυστέρησης. Το ελαφρύ FEC προστίθεται για τη σταθερότητα της ζεύξης ανταλλαγής με μικρή καθυστέρηση, κάτι που είναι απαραίτητος συμβιβασμός για μετάδοση υψηλής ταχύτητας.

Ολοκληρωμένη Αναβάθμιση Συστήματος Ισοστάθμισης

Το CTLE έχει αναβαθμιστεί σε 6-πολικό/3-μηδέν, οι βρύσες DFE αυξάνονται από 3 σε 16. Χρειάζονται επαναμετρητές υψηλής απόδοσης, υλικά χαμηλών απωλειών και ακριβείς καλωδιώσεις, αυξάνοντας σημαντικά τα όρια σχεδιασμού και κόστους, ειδικά κατασκευασμένα για διασύνδεση 800G και συμπλέγματα GPU μεγάλης κλίμακας.

PCIe 7.0: Αμετάβλητη αρχιτεκτονική, ακραία ταχύτητα για μελλοντικούς υπερυπολογιστές

Το PCIe 7.0 κληρονομεί πλήρως την ώριμη αρχιτεκτονική του 6.0 χωρίς υποκείμενη ανακατασκευή. Η βασική αναβάθμιση είναι να διπλασιαστεί η συχνότητα Nyquist στα 32 GHz. Σε συνδυασμό με το PAM4, επιτυγχάνει ρυθμό 128 GT/s και x16 αμφίδρομο 512 GB/s ακραίο εύρος ζώνης, στοχεύοντας 1,6T Ethernet, μεγάλα συμπλέγματα μοντέλων AI, κβαντικούς υπολογιστές και παγκόσμιους υπερυπολογιστές.

Το περιθώριο σήματος μειώνεται περαιτέρω και ο προϋπολογισμός απώλειας καναλιού πλησιάζει το φυσικό όριο των χάλκινων καλωδίων. Η απόσταση μετάδοσης του χαλκού είναι αυστηρά περιορισμένη. Η μεγάλης κλίμακας ανάπτυξη στο μέλλον θα βασίζεται αναπόφευκτα σε συνδυασμένη οπτική και διασύνδεση οπτικών ινών για να απαλλαγούμε από το όριο μετάδοσης των παραδοσιακών χάλκινων μέσων. Ταυτόχρονα, το 7.0 αναβαθμίζει βελτιωμένη κρυπτογράφηση ασφάλειας FEC και συνδέσεων με βάση το 6.0, λαμβάνοντας υπόψη την ασφάλεια δεδομένων και την αξιοπιστία συνδέσεων υπό εξαιρετικά υψηλό εύρος ζώνης, καθιστώντας την απόλυτη μορφή μακροπρόθεσμης εξέλιξης των κέντρων δεδομένων.

Σύνοψη Οδικού Χάρτη Τεχνολογίας

· PCIe 3.0 → 4.0 → 5.0: Σταδιακή αναβάθμιση με συνεπή αρχιτεκτονική, NRZ + παραδοσιακά πακέτα + χωρίς FEC, υψηλή συμβατότητα και εύκολη ανάπτυξη.

· PCIe 5.0 → 6.0: Ανατροπή μεταξύ γενεών, NRZ σε PAM4, μεταβλητά πακέτα σε Flit, χωρίς FEC σε FEC, το βασικό όριο της διασύνδεσης υψηλής ταχύτητας AI.

· PCIe 6.0 → 7.0: Ακραία εκσκαφή υπό την ίδια αρχιτεκτονική, διπλασιασμός συχνότητας, περιορισμός εύρους ζώνης, προς οπτικο-ηλεκτρονική ολοκλήρωση.

Σύναψη

Για χρήστες του κλάδου, επιλέξτε PCIe 5.0 για τρέχουσα ανάπτυξη για να διασφαλίσετε τη σταθερότητα και τον έλεγχο του κόστους. σχεδιάστε το PCIe 6.0 για συμπλέγματα 800G/GPU επόμενης γενιάς. και προ-ερευνητικό PCIe 7.0 για μακροπρόθεσμους υπολογιστές ανώτατου επιπέδου. Η αναγνώριση των ουσιαστικών διαφορών των τριών γενεών μπορεί να εξισορροπήσει την απόδοση, το κόστος και τη μακροπρόθεσμη εξέλιξη στις αναβαθμίσεις διασύνδεσης υψηλής ταχύτητας και να δημιουργήσει μια βάση υψηλής ταχύτητας για την τεχνητή νοημοσύνη και την υποδομή κέντρων δεδομένων.