Technikai fejlődés: PCIe 5.0/6.0/7.0 összehasonlítás – az architektúra iterációtól a mesterséges intelligencia számítástechnikai összekapcsolásának új benchmarkjáig.

A nagy mesterséges intelligencia modellek, a nagy teljesítményű számítástechnika és az ultranagy méretű adatközpontok gyors népszerűsítésével a nagy sebességű I/O összekapcsolás a számítási infrastruktúra szűk keresztmetszetévé vált. Mint univerzális nagy sebességű busz szabvány, a PCIe több generáción keresztül fejlődött. A PCIe 5.0-ról a 6.0-ra való átállás eléri a mögöttes architektúra rekonstrukcióját, a PCIe 7.0 pedig a fizikai határsebesség-növekedés felé mozdul el. Ez a három generáció nem egyszerű arányduplázás, hanem átfogó különbségtétel a műszaki útitervben, a jelmechanizmusban és az alkalmazási forgatókönyvekben. A hivatalos specifikációk és a mérnöki gyakorlatok alapján ez a cikk mélyrehatóan elemzi a PCIe három generációja közötti alapvető különbségeket, hiteles referenciaként szolgálva a nagy sebességű összekapcsolási megoldások kiválasztásához.

Három generáció alapvető specifikációi

Tervezési nehézség

A PCIe 5.0 a hagyományos NRZ kódolás végső fináléja, és ez a szabványos összekapcsolási megoldás a jelenlegi AI-szerverekhez, csúcskategóriás tárolókhoz és 400G hálózati kártyákhoz. A PCIe 3.0/4.0 kétszintű átvitelét örökli, jelciklusonként 1 bitet továbbít. A jelzőszem diagram erős anti-interferencia képességgel rendelkezik. A 15 mV-os szemmagasság és a 9,375 ps-es szemszélesség elegendő hardverrést biztosít. A 36 dB-es csatornaveszteség-költségvetés alkalmazkodni tud a hagyományos PCB- és hátlapi átvitelhez, és stabilan telepíthető bonyolult újrakapcsolók nélkül.

A protokollrétegben a 128b/130b kódolás FEC nélkül kerül elfogadásra. Az ultraalacsony bithibaarányt a natív jelminőség, alacsony késleltetés és erős kompatibilitás biztosítja. A kiegyenlítéshez csak 3 érintéses DFE és alap CTLE szükséges, mérsékelt tervezési küszöbértékkel és szabályozható költségekkel. Ez a legjobb megoldás, amely egyensúlyban tartja a teljesítményt, a stabilitást és a telepítési költségeket, és lefedi a teljes forgatókönyvet a fogyasztói zászlóshajótól a vállalati szintű számítástechnikáig.

PCIe 6.0: Építészeti forradalom, az AI-korszak nagy sebességű összekapcsolásának vízválasztója

Ha a korábbi generációk ugyanazon architektúra alatt ismétlődőek voltak, a PCIe 6.0 egy átfogó rekonstrukció a fizikai rétegtől a protokollrétegig, amelyet az elmúlt évtized legnagyobb technológiai hibájának, és a hagyományos összekapcsolás és a mesterséges intelligencia korszakának összekapcsolása közötti határvonalnak tekintettek.

Fizikai réteg innováció: NRZ → PAM4

Változatlan 16 GHz-es frekvencia mellett a PAM4 négyszintű moduláció 2 bitet valósít meg ciklusonként, megduplázva a sebességet 64 GT/s-ra. A költségek jelentősen csökkentik a jelkülönbséget: a felső szem magassága csak 6 mV, a szem szélessége 3,125 ps, a csatornavesztés költségvetése 32 dB-re szigorítva, szigorú követelményeket támasztva a PCB anyagokkal, az impedancia szabályozással, a csatlakozókkal és az árnyékolással szemben.

Protokoll és hibajavító rekonstrukció

Felhagy a hagyományos változó csomagokkal, és 256 bájtos rögzített Flit kereteket alkalmaz az 1b/1b veszteségmentes kódolás megvalósításához, kiküszöbölve a kódolási többletterhelést és csökkentve a késleltetési jittert. Könnyű FEC-t adnak hozzá a cserekapcsolat stabilitásához kis késleltetéssel, ami szükséges kompromisszum a nagy sebességű átvitelnél.

A kiegyenlítő rendszer átfogó frissítése

A CTLE-t 6-pólusú/3-nullára frissítették, a DFE leágazások 3-ról 16-ra emelkednek. Nagy teljesítményű időkapcsolók, alacsony veszteségű anyagok és precíz vezetékezés válik szükségessé, ami jelentősen megnöveli a tervezési és költségküszöböt, kifejezetten a 800G-os összekapcsoláshoz és a nagyméretű GPU-fürtökhöz.

PCIe 7.0: Változatlan architektúra, extrém sebesség a jövő szuperszámítógépéhez

A PCIe 7.0 teljes mértékben örökli a 6.0 kiforrott architektúráját, mögöttes rekonstrukció nélkül. Az alapvető frissítés célja a Nyquist frekvencia megduplázása 32 GHz-re. A PAM4-gyel kombinálva 128 GT/s sebességet és x16 kétirányú, 512 GB/s extrém sávszélességet ér el, célozva az 1.6T Ethernetet, az AI nagy modellfürtöket, a kvantumszámítást és a globális szuperszámítástechnikát.

A jelfelár tovább csökken, és a csatornaveszteség költségvetése megközelíti a rézkábelek fizikai határát. A réz átviteli távolság szigorúan korlátozott. A jövőbeni nagyszabású telepítés elkerülhetetlenül a kombinált optikára és az optikai szálak összekapcsolására fog támaszkodni, hogy megszabaduljon a hagyományos rézhordozók átviteli korlátjától. A 7.0 ugyanakkor továbbfejlesztette a 6.0-n alapuló FEC- és linkbiztonsági titkosítást, figyelembe véve az adatbiztonságot és a kapcsolati megbízhatóságot az ultranagy sávszélesség mellett, így az adatközpontok hosszú távú fejlődésének végső formája lett.

Technológiai ütemterv összefoglalása

· PCIe 3.0 → 4.0 → 5.0: Fokozatos frissítés konzisztens architektúrával, NRZ + hagyományos csomagok + FEC nélkül, magas szintű kompatibilitás és egyszerű telepítés.

· PCIe 5.0 → 6.0: Nemzedékek közötti felforgatás, NRZ a PAM4 felé, változó csomagok Flithez, FEC nélkül FEC, az AI nagysebességű összekapcsolásának kulcshatára.

· PCIe 6.0 → 7.0: Extrém feltárás ugyanazon architektúra mellett, frekvencia megkétszerezése, sávszélesség korlátozása, az optikai-elektronikus integráció felé.

Következtetés

Az iparági felhasználók a PCIe 5.0-t válassza a jelenlegi telepítéshez a stabilitás és a költségkontroll érdekében; a PCIe 6.0 kialakítása a következő generációs 800G/GPU-fürtökhöz; és előkutatta a PCIe 7.0-t a hosszú távú csúcsszintű számítástechnika érdekében. A három generáció lényeges különbségeinek felismerése egyensúlyba hozhatja a teljesítményt, a költségeket és a hosszú távú fejlődést a nagy sebességű összekapcsolási frissítések terén, és nagy sebességű alapot teremthet az AI és az adatközponti infrastruktúra számára.